This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

٠,٢

THIN FILM SE	MICONDUCTOR DEVICE AND IT	S MANUFACTURE
Patent Number:	JP6314785	\ \ \
Publication date:	1994-11-08	
inventor(s):	SUZAWA HIDEOMI; others: 01	
Applicant(s):	SEMICONDUCTOR ENERGY LAB CO LTD	
Requested Patent:	☐ JP6314785	
Application Number:	JP19930343945 1993 217	
Priority Number(s):	;	
IPC Classification:	H01L29/784; H01L21/265; H01L21/324	
EC Classification:		i
Equivalents:		•
	Abstract	
a semiconductor are external periphery of semiconductor area. CONSTITUTION:A t	hin film transistor is formed on a substrate 11,	e of a part under the gate electrode at the that of the source/drain areas of a a thin film semiconductor area is actually
separated into source electrode 17, and a gard 13 are provided with 14 of the conductivity area 10 at the bottor	e/drain areas 13 and an intrinsic channel form gate insulating film 15 is provided by covering to contact holes through an layer insulator 19 any type opposite to that of the source/drain area of the gate electrode 17 are provided. When anductivity is introduced. When the impurity are	ing area 12 which is formed under a gate the semiconductor area. Impurity areas delectrodes/wiring 18 are formed. Areas 13 of the island-shaped semiconductor the impurity area 13 is N-type, an
	Data supplied from the esp@cenet o	latabase - I2

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-314785

(43)公開日 平成6年(1994)11月8日


(51) IntCl. 4 H 0 1 L 29/784 21/265	識別配号 庁内整理番号		FI H01L 29/			技術表示箇所		
21/265	Z 8617-4M 9056-4M	78 311 R			R			
		8617-4M 容查請求	未請求 請求	21/2 真の数		(全 9]	W 受約頁に続く 	
(21)出願番号	特願平5-343945		(71)出版人	0001		体エネルキ		
(22) 出顧日	平成5年(1993)12月	17日	(72)発明者			市長谷398	基 地	
(31)優先橋主張番号 (32)優先日	特顧平5-71104 平5 (1993) 3月5日	·				市長谷398 一研究所内	番地 株式会社半 3	
(33) 優先權主張国	日本(JP)	i	(72)発明者	神余	川県厚木	市長谷398		
					(,,,			

(54) 【発明の名称】 薄膜半導体装置およびその作製方法

(57)【要約】

【目的】 薄膜トランジスタにおいて、ゲイト電極・配 線と薄膜半導体領域(活性層)との間の信頼性を向上さ せ、特性の改善を図る。

【構成】 薄膜半導体領域の端部、特にゲイト電極が横 断する部分に不純物領域(ソース、ドレイン)とは逆の 導電型を示す不純物を混入させることにより、ソース、 ドレイン間のリーク電流を減少させる。



٠<u>:</u>`

(2)

特勝平6-314785

【特許請求の範囲】

【請求項1】 絶縁表面を有する基板上に形成された島 状の海膜半導体領域と、前記半導体領域を横断するゲイ ト電極とを有する薄膜半導体装置において、前配半導体 領域の外側周辺部のうち、前記ゲイト電極の下の部分の 導電型は、前配半導体領域のソース、ドレイン領域の導 電形と逆の導電形であることを特徴とする薄膜半導体装 個。

【簡求項2】 請求項1において、該島状の移膜半導体 領域はテーパー状のエッチを有していることを特徴とす 10 る薄膜半導体装置。

【詩求項3】 読求項1において、ソース、ドレイン領域の導電型と逆の導電型である領域の幅は、 $0.05\sim5\,\mu m$ 、好ましくは、 $0.1\sim1\,\mu m$ であることを特徴とする薄膜半導体装置。

【請求項4】 請求項1において、島状の半導体薄膜のうち、ソース、ドレイン領域とは逆の導電形を示す部分と実質的に同じ部分に酸素、炭紫、窒紫のうち、少なくとも1つの元素を有していることを特徴とする薄膜半導体装置。

【額求項6】 島状の薄膜半導体領域を実質的にアモル 50 ファス状態の半導体材料を用いて形成する工程と、前記 薄膜半導体領域の周辺部にソース、ドレイン領域とは逆 の導電形を示す不純物を導入する工程と、前記薄膜半導 体領域にレーザーもしくはそれと同等な強光を照射して 結晶化させる工程と、前記薄膜半導体領域を横断してゲ イト電極を形成する工程とを有することを特徴とする薄 膜半導体装置の作製方法。

【請求項1】 非単結晶半導体薄膜上に直接、もしくは間接にマスク材を形成し、フォトリソグラフィー法によって、島状にパターニングをおこなう工程と、ドライエ 40 ッチング法もしくはウェットエッチング法によって、前記マスク材のパターンにしたがって、前記半導体薄膜を局状にエッチングする工程と、前記島状の半導体薄膜上にマスク材を残した状態で、N型もしくはP型の不純物のイオンを加速して開射する工程と、前配半導体薄膜を横断してゲイト電極を形成する工程とを育することを特徴とする薄膜半導体装置の作製方法。

【酵求項8】 酵求項7において、該島状の半導体薄膜 はテーパー状のエッチを有していることを特徴とする薄膜半導体装置の作製方法。 【請求項9】 翻求項8において、N型もしくはP型の不純物のイオンを加速して照射する工程の前後、もしくは同時に、島状の半導体薄膜のN型もしくはP型の不純物のイオンの照射された領域と実質的に同じ領域に酸素、炭素、窒素のうち、少なくとも1つの元素を導入する工程を有していることを特徴とする薄膜半導体装置の作製方法。

【発明の詳細な説明】

(00011

【産業上の利用分野】本発明は、薄膜集積回路に用いる 回路索子、例えば、薄膜トランジスタ(TFT)の構造 および作製方法に関するものである。本発明によって作 製される薄膜トランジスタは、ガラス等の絶縁基板上、 単結晶シリコン等の半導体基板上に形成された絶縁体 上、いずれにも形成される。

[0002]

【従来の技術】従来、薄膜トランジスタは、薄膜半導体 領域(活性層)を島状にパターニングして、形成した 後、ゲイト絶縁膜として、CVD法やスパッタ法によっ て絶縁被膜を形成し、その上にゲイト電極を形成した。

[0003]

【発明が解決しようする課題】CVD法やスパッタ法で形成される絶縁被関はステップカパレージ(良差被優性)が悪く、信頼性や歩留り、特性に悪影響を及ぼしていた。図5には従来の典型的なTFTを上から見た図、およびその図面のA-A'、B-B'に沿った断面図を示す。TFTは基板51上に形成され、薄膜半導体領域は不純物領域(ソース、ドレイン領域、ここではN型の導電型を示す)53とゲイト電極57の下に位置し、実質的に実性のチャネル形成領域52に分けられ、この半導体領域を覆って、ゲイト絶縁膜56が設けられる。不純物領域53には、層間絶縁物59を通してコンタクトホールが開けられ、電極・配線58が設けられる。

【0004】図から分かるように、ゲイト絶縁膜65の 半導体領域の蜷部における被獲性は著しく悪く、典型的 には平坦部の厚さの半分しか厚みが存在しない。一般に 島状半導体倒域が厚い場合には甚だしい。特にゲイト電 概に沿ったA-A、断面からこのような被種性の悪化が TFTの特性、依頼性、歩留りに及ばす悪影響が分か る。すなわち、図5のA-A、断面図において点線円で 示した領域56に注目してみれば、ゲイト電極57の電 界が薄膜半導体領域の端部に集中的に印加される。すな わち、この部分ではゲイト絶縁膜の厚さが平坦部の半分 であるので、その電界強度は2倍になるためである。

【0005】この結果、この領域56のゲイト絶縁膜は 長時間のあるいは高い電圧印加によって容易に破壊され る。ゲイト電極に印加される信号が正であれば、この領域56の半導体もN型であるので、ゲイト電極57と不 純物領域58(特に、ドレイン領域)が導通してしま 50 い、信頼性の劣化の原因となる。また、ゲイト電極に通 常の電圧とは逆の電圧 (Nチャネルトランジスタにおいてはドレインに正、ゲイトに負の電圧) を印加した場合に、ソース/ドレイン間に流れる電流 (オブ電流) が増大してしまった。典型的には、このオブ電流を減少、できれば1×10⁻¹² A以下にすることができない。

【0006】また、ゲイト絶縁膜が破壊された際には、何らかの電荷がトラップされることが起こり、例えば、 負の電荷がトラップされれば、ゲイト電極に印加される 電圧にほとんど関わりなく、領域56の半導体はN型を 呈し、ソース/ドレインと同一導電型のバス(通路)が 10 できてしまう。そのため2つの不動物領域58が、島状 の半導体領域の側周辺部分で電気的に導通することとな り、特性を劣化させる。また、以上のような劣化を引き 起こさずにTFTを使用するには、半分の電圧しか印加 しないようにするしかない。しかし、それではTFTの 性能を十分に利用することができない。

【0007】また、TFTの一部にこのような弱い部分が存在するということは製造工程における帯電等によって容易にTFTが破壊されることであり、歩留り低下の大きな要因となる。本発明はこのような問題を解決する 20ことを採題とする。

(0008)

【発明を解決するための手段】本発明では、このように 賃気的に弱い領域の半導体をソース、ドレインを構成す る不純物領域の導電型と逆にすることによって補うこと を特徴とする。そして、その領域を0,05~5μm、 好ましくは0、1~1μmの幅(上方から見た平坦部で の幅)に作ることにより電流リークを抑止することであ る。本発明の典型的な構造を図1に示す。図1も図5と 同様にTFTを上から見た図面と、そのA-A'、B- 30 B'断面の断面図を示している。TFTは基板11上に 形成され、薄膜半導体領域は不純物領域(ソース)ドレ イン領域、ここではNチャネル型TFTであるためN型 の導電型を示し、また、外側の周辺部はP型の不純物の ホウ素を1×1016~3×1018cm*3の濃度に添加し た。また、他方、Pチャネル型TFTではP型のソー ス、ドレインとし、該領域にはN型の不純物を添加す る) 13とゲイト電極17の下に位置し、実質的に真性 のチャネル形成領域12に分けられ、この半導体領域を 覆って、ゲイト絶縁膜15が設けられる。不純物領域1 3には、層間絶縁物19を通してコンタクトホールが開 けられ、単極・配象18が設けられる。

【0009】図5で示した従来のTFTと異なる点は、少なくともゲイト電極の下部の島状の半導体領域[10の周辺部、すなわち領域の外側端部に、不純物領域](ソース、ドレイン領域) 13の導電形とは逆の導電形の領域14を設けたことである。例えば、不純物領域がN型であれば、領域14にはP型の導電型を示す不純物を導入し、不純物領域がP型であれば、領域14にはN型の導電型を示す不純物を導入する。特に領域14の不純物濃 50

度はゲイト電極に印加した電圧によって反転しない程度の十分なドーピング(具体的には1×10¹⁶~3×10¹⁸ cm⁻³、好ましくは、1×10¹⁸~1×10¹⁹ cm⁻¹)が望まれる。この不純物濃度が、1×10¹⁹ cm⁻¹またはそれ以上となると、ドレインとの耐圧が弱くなり、アパランシェ・ホット・キャリヤが発生してしまう。なお、ゲイト電極の下の部分以外においては、不純物飯域13のドーピングの際に、領域14の導電型が反転してしまうことがあるが、実質的に何ら問題はない。

【0010】この領域14の効果に関して、A-A'断面の領域16に注目して説明する。従来のTFTの場合と同様に、このような半導体領域の端部におけるゲイト絶縁膜の被覆性は良くない。したがって、この部分ではゲイト絶縁膜が破壊されて、ピンホールが生じた場合を考える。従来であれば、ゲイト電極に印加された電圧によってチャネル形成領域12のうち、領域16の部分も不純物領域13と同じ導電型に変化しているのであるが、本発明においてしまっているので、ゲイト電極にもが、本発明においては、この領域14は不純物領域とは逆の導電型にドーピングされているので、ゲイト電極に電圧が印加されても導電形が反転しないか、少なくとも良好な導電性を示さない。

【0011】このため、特にゲイト電極とドレイン領域 間のリーク電流を若しく低減せしめることができる。また、ゲイト絶縁膜の破壊によって好ましくない電荷がトラップされた場合においても、領域16では半導体領域の導電型が不純物領域のものと同じではないので、ソース領域とドレイン領域が導通することは防止できる。このようにゲイト絶縁膜が破壊されても特性や信頼性に問題が生じないのであれば、使用時の電圧の制限は少なくなり、また、製造時の影響を選等による不良品の発生の確率も低下し、歩留りが向上する。

【0012】図1においては薄膜半導体領域のゲイト電極の機断する側の端部全でに不純物領域13とは逆の導電型の領域14を設けた様子を示したが、このような領域は少なくともゲイト電極の下の領域に設けられれば十分であることは、以上の説明から明らかであろう。また、領域14には、上記P型(もしくはN型)不純物以外に、炭素、窒素、酸素等を添加すると、領域14の抵抗が増加するため、一層、耐圧が向上し、信頼性の高いTFTが得られた。以下に実施例を示し、さらに本発明を説明する。

[0013]

【実施例】

(実施例1) 図2に本実施例の作製工程の断面図を示す。本実施例を含めて、以下の実施例の図面では、TFTの断面図のみを示し、いずれも左側にはゲイト電極に垂直な面(図1、図5の断面B-B・に相当)を有するTFTを構成し、また、右側にはゲイト電極に平行な面(図1、図5の断面A-A・に相当)を有するTFTを

(4)

特開平6-314785

構成する例を示す。

[0014] まず、基板 (コーニング7059) 20上 にプラズマCVD法またはスパッタリング法によって厚 さ2000人の酸化珪素または窓化珪素、あるいはそれ らの多層膜の下地膜21を形成した。さらに、プラズマ CVD法によって、厚さ300~1500A、例えば1 000人のアモルファスシリコン膜を堆積した。連続し て、スパッタリング法によって、厚さ200人の酸化珪 紫膜を保護膜として堆積した。そして、これを還元雰囲 気下、600℃で48時間アニールして結晶化させた。 結晶化工程はレーザー等の強光を用いる方式でもよい。 そして、得られた結晶シリコン膜をバターニングして、 島状シリコン領域22a、22bを形成した。島状シリ コン膜の上には保護膜23a、23bがそれぞれ乗って いる。この保護膜は、その後のフォトリソグラフィーエ 稈において、島状シリコン領域が汚染されることを防止 する作用がある。

【0015】次に全面にフォトレジストを全布して、公 知のフォトリソグラフィー法によって、レジスト24 a、24bを残してパターニングし、その幅は0.05 $\sim 5 \mu m$ 、好ましくは 0. $1 \sim 1 \mu m$ の幅に形成した。 そして、このレジストをマスクとしてホウ索を1×10 !!~3×10!!cm-!、好ましくは1×10!!~1×1 0 ! c m * の過度に導入した。ホウ素の導入にはプラズ マドーピング法を用いた。ドーピングガスとしてはジボ ラン (B: H₆) を用い、 rfパワー10~30♥、例 えば10Wで放電させてプラズマを発生させ、これを加 速電圧20~60kV、例えば20kVで加速して、シ リコン領域に導入した。ドーズ量は、1×10¹³~5× 10¹⁵cm⁻²、例えば、3×10¹⁴~1×10¹⁵cm⁻² 30 とした。この結果、P型の領域25a、25b、25 c、25dを形成した。(図2(A))

【0016】次に、スパッタリング法またはプラズマC VD法によって厚さ500~1500A、例えば100 0人の酸化珪素膜26をゲイト絶縁膜として堆積し、引 き続いて、演圧CVD法によって、厚さ6000~80 00A、例えば6000Aのシリコン膜(0. 1 → 2 % の婚を含む)を堆積した。なお、この酸化珪素とシリコ ン膜の成膜工程は連続的におこなうことが望ましい。そ して、シリコン膜をパターニングして、配線278、2 7 bを形成した。これらの配線は、いずれもゲイト電極 として機能する。(図2(B))

【0017】次に、プラズマドーピング法によって、シ リコン領域に配線278をマスクとして不純物(燐)を 注入した。ドーピングガスとして、フォスフィン(PH 。) を用い、加速電圧を60~90kV、例えば80k Vとした。ドーズ量は1×1016~8×1016cm1、 例えば、先のホウ素のドーズ量よりも大きい5×1015 c m⁻² とした。その後、遠元雰囲気中、600℃で48 時間アニールすることによって、不純物を活性化させ 80 なうことが望ましい。そして、アルミニウム膜をパター

た。このようにして不純物組域28a、28bを形成し た。この場合には、先に形成されたホウ素領域のうち、 役から燐が導入されなかった領域25c、25dはP型 を示すのに対し、繋が導入された領域25a、25bは 多量の擀のドービングによってN型になっているが、本 発明の技術思想からは何ら問題はない。(図2(C)) 【0018】続いて、厚さ3000人の酸化珪素膜を層 問絶級物としてプラズマCVD法によって形成し、これ にコンタクトホールを形成して、金属材料、例えば、空 10 化チタンとアルミニウムの多層膜によって配線29 a、 29bを形成した。配線29aは配線27bとTFTの 不純物領域の一方28bを接続する。以上の工程によっ て半導体回路が完成した。(図2(D))

【0019】(実施例2) 図3に本実施例の作製工程 の断面凶を示す。 基板 (コーニング 7 0 5 9) 3 0 1 の **絶縁表面上にスパッタリングによって厚さ2000人の** 酸化珪素の下地膜302を形成した。さらに、プラズマ CVD法によって、厚さ500~1500人、例えば1 000人のアモルファスシリコン膜を堆積した。連続し 20 て、スパッタリング法によって、厚さ200人の酸化珪 素膜を保護膜として堆積した。そして、これを還元雰囲 気下、600℃で48時間アニールして結晶化させた。 結晶化工程はレーザー等の強光を用いる方式でもよい。 そして、得られた結晶シリコン膜を公知のフォトリソグ ラフィー法によってパターニングして、島状シリコン領 域303a、303bを形成した。島状シリコン膜の上 には保護膜が残されている。また、エッチングに用いた フォトレジストのマスク304a、304bも残されて いる。なお、このエッチング工程においては等方エッチ ング法(例えば、緩衝フッ酸によるウェットエッチン グ) を用い、半導体領域の側端部を図に示すようにテー パー状とした。よの角度は基板表面については30~6 0 を有せしめた。この図面では半導体領域303 aは TFTとし、また、半導体領域303bは他の回路であ **るキャパシタとした。**

【0020】次化、このレジストをマスクとしてホウ素 を導入した。ホウ素の導入にはブラズマドーピング法を 用いた。ドーピングガスとしてはジボラン(B』 H。) を用い、加速電圧20~60kV、例えば20kVで加 速して、シリコン領域に導入した。ドーズ量は、1×1 0!!~5×10!!cm-2、例えば、1×10!!cm-2と した。この結果、P型の領域305a、305b、30 5 c、305dを形成した。(図3(A))

【0021】次に、スパッタリング法によって厚さ10 00人の酸化理素膜306をゲイト絶縁膜として堆積 し、引き続いて、スパッタ法によって、厚さ4000~ 8000人、例えば6000人のアルミニウム膜(0. 2重量%のスカンジウムを含む)を堆積した。なお、こ の酸化珪素とアルミニウム膜の成膜工程は連続的におこ

-618-

特開平6-314785

7

ニングして、配線307a、307bを形成した。これらの配線は、いずれもゲイト電極として機能する。さらに、このアルミニウム配線の表面を関極酸化して、表面に酸化物層309a、309bを形成した。関極酸化の前に感光性ポリイミド(フォトニース)によって後でコンタクトを形成する部分にマスク308を選択的に形成した。関極酸化の際には、このマスクのために、この部分には陽極酸化物が形成されなかった。

【0022】 陽極酸化は、酒石酸の1~5%エチレングリコール溶液中でおこなった。得られた酸化物層の厚さは2000Aであった。次に、プラズマドーピング法によって、シリコン領域に配線307aおよび酸化物309aをマスクとして不純物(燐)を注入した。ドーピングガスとして、フォスフィン(PH。)を用い、加速電圧を60~90kV、例えば80kVとした。ドービングガスとして、フォスフィン(PH。)を用い、加速電圧を60~90kV、例えば80kVとした。ドープ最は1×10¹⁵~8×10¹⁵ cm⁻³、例えば、先のホウ素のドーズ量よりも大きい5×10¹⁵ cm⁻²とした。このようにしてN型の不純物領域310a、310bを形成した。この際には、実施例1の場合と同様に先に形成された本ウ素のドーピングされた領域305a、305bはN型に転換している。(図3(B))

【0023】その後、レーザーアニール法によって不純 物の活性化をおこなった。レーザーとしてはKrFエキ シマーレーザー (波長248nm、パルス幅20nse c)を用いたが、その他のレーザー、例えば、XeFエ キシマーレーザー(波長353nm)、XeClエキシ マーレーザー(波長308mm)、ArFエキシマーレ ーザー(波長193nm)等を用いてもよい。レーザー のエネルギー密度は、200~350mJ/cm³、例 えば250mJ/cm² とし、1か所につき2~10シ ョット、例えば2ショット限射した。レーザー照射時 に、基板を200~450℃程度に加熱してもよい。基 板を加熱した場合には最適なレーザーエネルギー密度が 変わることに注意しなければならない。なお、レーザー 照射時にはポリイミドのマスク308を残しておいた。 これは露出したアルミニウムがレーザー照射によってダ メージを受けるからである。レーザー照射後、このポリ イミドのマスクは酸素プラズマ中にさらすことによって 簡単に除去できる。

【0024】なお、本実施例では、実施例1の場合と異なり、ゲイト電極の下のホウ素の注入された領域3'05 c、305dはレーザー光が入射しないので、活性化率が低いが、イオンの注入の際に結晶性が破壊されているので極めて大きな抵抗として機能し、リーク電流を低下させる目的では効果的であった。(図3(C))

しかし、他方、図3(A)にてテーバー状の側端部を有する島状領域を作り、その後、ホウソをイオン注入して形成した。さらに、レーザー光を50~350mJ/cm²で服射し、島状領域の全てを結晶化せしめた。すると、例単部はP型化し、内部はI型の真性または実質的

に真性の導電型を有せしめて、さらに前配した如く、ゲイト組縁膜、ゲイト電極、ソース/ドレインを形成すればよい。かくすると、ゲイト電極下の島状領域端部も十分結晶化されたP、もしくはP-型領域とすることができ、N型のソース/ドレイン間のリークを防ぐことができる。

【0025】続いて、厚さ3000Aの酸化珪素膜31 1を層間絶縁物としてプラズマCVD法によって形成 し、これにコンタクトホールを形成して、金属材料、例 えば、窒化チタンとアルミニウムの多層膜によって配線 312a、312bを形成した。配線312aは配線3 07bとTFTの不純物領域の一方310bを接続す る。以上の工程によってTFT313a(図ではゲイト 電極に垂直な断面)および313b(図ではゲイト電極 に平行な断面)が完成した。(図3(D))

なお、本実施例において、下下Tのソースもしくはドレインの電極のいずれかを設けなければゲイト電極と残りの不純物領域の間にキャバシタが形成されることは明らかであろう。したがって、本実施例と同等な手段を用いても、耐圧が高い、リークが少ない等の優れた特性を信頼性を有するキャバシタが得られる。そして、このようにして形成した丁下丁およびキャバシタを用いてアクティブマトリクス型液晶ディスプレーの回案回路を構成してもよい。本発明のTFTにより、オフ電流を1pAまたはそれ以下とすることができ、十分な機能を有せしめることができた。

【0026】〔実施例3〕 図4に本実施例の作製工程の断面図を示す。基板(コーニング7059)40上にスパッタリングによって厚さ2000人の酸化達素の下地膜41を形成した。さらに、プラズマCVD法によって、厚さ500~1500人、例えば1500人のアモルファスシリコン膜を堆積した。そして、得られたアモルファスシリコン膜を作ターニングして、島状シリコン領域42a、42bを形成した。

【0027】次に全面にフォトレジストを塗布して、公 知のフォトリソグラフィー法によって、レジスト43 a、43bを残してパターニングした。そして、このレ ジストをマスクとしてホウ素を導入した。ホウ素の導入 にはプラズマドーピング法を用いた。この結果、P型の 領域44a、44 b、44c、44dを形成した。(図 4(A))

【0028】次にフォトレジストを残したまま、スパッタ法によって厚当1000Aの酸化珪素膜45aを堆積した。(図4(B))

そして、フォトレジストを剥離することによって、その上に形成されていた酸化珪素膜まで除去した。フォトレジストの存在していなかった部分にはそのまま酸化珪素膜が残る。これを還元雰囲気下、600℃で48時間アニールして結晶化させた。結晶化工程はレーザー等の強光を用いる方式でもよい。

50

(6)

特別平6-314785

【0029】次に、スパッタリング法によって厚さ10 00人の酸化珪素膜45bをゲイト絶縁膜としで堆積 し、引き続いて、減圧CVD法によって、厚さ6000 ~8000人、例えば6000人のシリコン膜(0. 1 ~2%の燐を含む)を堆積した。なお、この酸化珪素と シリコン膜の成膜工程は運統的におこなうことが蚊まし い。そして、シリコン膜をパターニングして、配線46 8、46 bを形成した。これらの配線は、いずれもゲイ ト電板として機能する。また、島上シリコン領域の簡辺 部(先にホウ索が注入された領域)に注目すると、ここ 10 では絶象膜の厚さが酸化珪素45aおよび45bによっ て、約2倍になっている。そのため、ゲイト絶縁膜の破 観を防ぐうえで効果的である。 (図4 (C))

【0030】次に、プラズマドーピング法によって、シ リコン領域に配線46aをマスクとして不純物(燐)を 注入した。ドーピングガスとして、フォスフィン(PH 3) を用いた。その後、還元努囲気中、600℃で48 時間アニールすることによって、不純物を活性化させ た。このようにして不純物領域47a、47bを形成し た。腕いて、厚さ3000人の酸化珪素膜48を層間絶 20 縁物としてプラズマCVD法によって形成し、これにコ ンタクトホールを形成して、金属材料、例えば、窒化チ タンとアルミニウムの多層膜によって配線49a、49 りを形成した。配線49aは配線46bとTFTの不純 物領域の一方47トを接続する。以上の工程によって半 導体回路が完成した。(図4(D))

本実施例によって、歩留りが従来の2倍以上に改善され た。また、TFTの特性の悪化は特に認められなかっ た。逆に使用に耐えうる最大電圧が従来の1.5~2倍 に上昇したために、最高助作速度が2~4倍上昇した。 【0031】(実施例4) 図6に本実施例を示す。ま ず、基板60上に厚さ1000~3000Aの酸化珪素 の下地膜61を形成した。さらに、プラズマCVD法や LPCVD法によってアモルファスシリコン膜を100 ~5000人、好ましくは300~1000人堆積し た。アモルファスシリコン膜上には保護膜として、酸化 **珪素膜を100~500Å堆積した。そして、公知のフ** オトリソグラフィー法によってレジストのマスグ63 a、63bを形成し、ドライエッチング法によって、ア モルファスシリコンのエッチングをおこなった。このと 40 きのエッチング条件は、以下のようであった。

RFバワー

: 500W

压力

:100mTorr

ガス流量

CF.

:50sccm

: 45 s c c m

【0032】この結果、図6(A)に示すように、島状 のシリコン領域62a、62bが得られたが、そのエッ **デ部は図のようにテーパー状になっていた。このテーパ**

て、比率CF、 /O1 が大きくなると、このようなテー パー状のエッチを得ることはできなかった。次に、この レジストをマスクとしてホウ索を導入した。窒素の導入 にはプラズマド十ピング法を用いた。ドーピングガスと してはジボラン (B: H。) を用い、加速電圧20~6 OkV、例えば20kVで加速して、シリコン領域に導 入した。ドーズ量は、1×1014~5×1016cm-3、 例えば、1×10¹⁸ c m⁻²とした。この結果、レジスト がなかった、もじくは、導かったシリコン領域のエッチ 部64a、64b、64c、64dに選択的にホウ素が ドーピングされた。 (図6 (A))

10

さらに、プラズマドーピング法によって、連続的に窒素 をドーピングリた。ドーピングガスとしては窒素 (Nz) を用い、加速電圧20~60kV、例えば20 kVで加速して、シリコン領域に導入した。ドーズ量 は、1×1014~5×1016 c m-2、例えば、1×10 14 c m-1 とした。この結果、シリコン領域のエッチ部 6 4a、64b、64c、64dに空素がドーピングされ

【0033】その後、フォトレジストのマスク材63 a、63bと、その下の保護膜を除去し、島状のシリコ ン膜を鱈出させた状態で、KFFエキシマーレーザー (波長248nh、パルス幅20nsec) を照射し て、アモルファスシリコンの結晶化をおこなった。レー ザーとしては、メeCIエキシマーレーザー(波長30 8nm、パルス幅50nsec)を用いてもよかった。 その後、スパッタ法もしくはプラズマCVD法によっ て、厚さ1000~1500人の酸化珪素膜65を形成 し、引き続き、厚さ1000Α~3μmのアルミニウム (1wt%のSi、もしくは0.1~0.3wt%のS c(スカンジウム)を含む)膜を電子ビーム蒸着法もし くはスパッタ法によって形成した。

【0034】そして、その表面に公知のスピンコート法 によってフォトレジストを独布し、公知のフォトリソグ ラフィー法によって、パターニングをおこなった。そし て、燐酸によって、アルミニウム膜のエッチングをおこ なった。このようにして、ゲイト電板・配線66a、6 6 bを形成した。なお、ゲイト電極・配線上にはフォト レジストのマスク67a、67bをそのまま残存させて おいた。また、オーバーエッチのために、ゲイト質極・ 配線の側面はフォトレジストの側面よりも内側にある。 (図6 (B))

【0035】この状態で、プラズマドーピング法によっ て、TFTの活性半導体層62a、62bに、フォトレ ジスト67a、67bをマスクとして不純物(燐)を注 入し、N型のソース68a、ドレイン68bを形成し た。ここで、フォトレジスト67gに対して、ゲイト電 極66aは距離メだけ内側にあるため、図に示したよう に、ゲイト電極とソース/ドレインが氧ならないオフセ 一の角度は20~60°であった。エッチングにおい 50 ット状態となっている。距離xは、アルミニウム配線の

铃閉平6-314785

II

際のエッチング時間を加減することによって増減できる。xとしては、0. $3\sim5$ μ mが好ましかった。 (図 6 (C))

【0036】その後、フォトレジスト67a、67bを 剥離し、KrFエキシマーレーザー(波長248nm、 バルス幅20nsec)を照射して、活性層中に導入さ れた不範物イオンの活性化をおこなった。(図6

最後に、全面に層間絶縁物69として、プラズマCVD 法によって酸化珪素膜を厚さ2000A~1μm形成し 10 た。さらに、TFTのソース68a、ドレイン68bに コンタクトホールを形成し、アルミニウム配線70a、 70bを2000A~1μm、例えば5000Aの厚さ に形成した。このアルミニウム配線の下ににバリヤメタ ルとして、例えば空化チタンを形成するとより一層、借 類性を向上させることができた(図6(E))

[0037]

【発明の効果】本発明によって、糠膜半導体素子の多留りを向上させ、また、その信頼性を高め、最大限を特性を引き出すことが可能となった。本発明の薄膜半導体素 20 子は、特に、ゲイトードレイン間、ゲイトーソース間のリーク電流が低く、高いゲイト電圧にも耐えられる等の特徴から液晶ディスプレーのアクティブマトリクス回路における画素制御用のトランジスタとして好ましい。

【0038】本発明ではNチャネル型のTFTを例にとって説明したが、Pチャネル型TFTや同一基板上にNチャネル型とPチャネル型の混在した相捕型の回路の場合も同様に実施できることは言うまでもない。また、実施例に示したような簡単な構造のものばかりではなく、

例えば、特取平5 → 256567に示されるようなソース/ドレインにシリサイドを有するような構造のTFTに用いてもよい。また、本実施例はTFTを主として示した。しかし、他の回路案子、例えば、1つの島状領域に複数のゲート電極を有せしめた薄膜集積回路、スタックトゲイト型TFT、ダイオード、抵抗、キャバシタ、またはこれを集積化した薄膜半導体回路に応用することが可能であることは言うまでもない。このように本発明は工業上、有益な発明である。

12

10 【図面の簡単な説明】

【図1】 本発明の薄膜半導体装置 (TFT) の構成例を示す。

【図2】 実施例1のTFTの作製工程断面を示す。

【図3】 実施例2のTFTの作製工程断面を示す。

【図4】 実施佛3のTFTの作製工程断面を示す。

【図5】 従来の薄膜半導体装置 (TFT) の構成例を示す。

【図6】 実施例4のTFTの作製工程断面を示す。

【符号の説明】

20 10・・・島状半導体領域

11・・・基板

12・・・チャネル形成領域(実質的に真性)

13・・・不純物領域 (ソース、ドレイン)


14・・・ドービング領域(不純物領域とは逆の導電型の不純物を含む)


15・・・ゲイト絶縁膜

16・・・島状半導体領域の端部

17・・・ゲイト電板


18・・・ソース! ドレイン電板







(8)

特開平6-314785








(9)

特別平6-314785



フロントページの続き

(51) Int. Cl. 5

識別記号 庁内整理番号 8617-4M

9056-4M

FΙ H01L 21/265 29/78

技術表示箇所

311 S